摘要：随着芯片工艺线的不断发展,CMOS集成电路的特征尺寸不断缩小,集成电路的规模越来越大。但是,使用在便携式系统、智能卡领域的芯片却对功耗越来越严格,功耗消耗已经是衡量一款芯片成功与否的重要指标。因此,提高芯片的动态能耗比和降低芯片的待机静态功耗,是业界亟待解决的技术之一。从SoC系统设计的角度出发,介绍了流水线设计、存储器分块访问、无复位端DFF寄存器的使用、系统时钟门控和后端物理低功耗实现等降低系统动态功耗的方法,和多阈值电压、电源门控、管脚和模拟器件静态功耗优化等降低芯片静态功耗的方法,并将其成功应用在了某款超低功耗专用安全芯片设计中。