一种阵列众核处理器的多级指令缓存结构

作者:陈逸飞; 李宏亮; 刘骁; 高红光

摘要:阵列众核处理器由于其较高的计算性能和能效比已经被广泛应用于高性能计算领域。而要构建未来高性能计算系统处理器必须解决严峻的“访存墙”挑战以及核心协同问题。通常的阵列处理器中,核心多采用单线程结构,以减少开销,但是对访存提出了较高的要求。在阵列众核处理器中,在单核心中引入硬件同时多线程技术,针对实验中一级指令缓存命中率随着线程数增加而显著降低的问题,提出了一种面向阵列众核处理器的冗余指令缓存存储结构,基于该结构,提出采用FIFO及类LRU替换策略。通过上述优化的高速缓存结构设计,经实验模拟,双线程整体指令Cache失效率降低了25.2%,整体CPI性能提升了30.2%。

分类:
  • 期刊
  • >
  • 自然科学与工程技术
  • >
  • 信息科技
  • >
  • 电子信息科学综合
收录:
  • 知网收录(中)
  • 维普收录(中)
  • 上海图书馆馆藏
  • CSCD 中国科学引文数据库来源期刊(含扩展版)
  • 北大期刊(中国人文社会科学期刊)
  • 国家图书馆馆藏
  • 万方收录(中)
  • 统计源期刊(中国科技论文优秀期刊)
关键词:
  • 阵列众核处理器
  • 同时多线程
  • 冗余指令缓存

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

期刊名称:计算机工程与科学

期刊级别:北大期刊

期刊人气:9677

杂志介绍:
主管单位:国防科技大学
主办单位:国防科技大学计算机学院
出版地方:湖南
快捷分类:计算机
国际刊号:1007-130X
国内刊号:43-1258/TP
邮发代号:42-153
创刊时间:1973
发行周期:月刊
期刊开本:A4
下单时间:1-3个月
复合影响因子:0.79
综合影响因子:1.27